文章 ID: 000084633 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么脉冲收发器边缘敏感输入信号不能在 Cyclone V、Arria V 和 Stratix V 收发器设备中产生影响?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

驱动 Cyclone® V、Arria® V 和 Stratix® V 设备收发器边缘敏感信号(如rx_std_wa_patternalign信号)时,仍必须符合最低脉冲宽度要求。最小典型脉冲宽度是两个并行时钟周期。

解决方法

 

相关产品

本文适用于 8 产品

Arria® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。