驱动 Cyclone® V、Arria® V 和 Stratix® V 设备收发器边缘敏感信号(如rx_std_wa_patternalign信号)时,仍必须符合最低脉冲宽度要求。最小典型脉冲宽度是两个并行时钟周期。
驱动 Cyclone® V、Arria® V 和 Stratix® V 设备收发器边缘敏感信号(如rx_std_wa_patternalign信号)时,仍必须符合最低脉冲宽度要求。最小典型脉冲宽度是两个并行时钟周期。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。