文章 ID: 000084447 内容类型: 故障排除 上次审核日期: 2013 年 06 月 04 日

为什么带有 RLDRAM 或 QDR 接口的项目在拟合器中停滞不前？

环境

  • 英特尔® Quartus® II 软件
  • RLDRAM 3 UniPHY 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus II 软件存在问题，如果让 Quartus® II 软件自动放置引脚，编译操作可能永远无法在拟合阶段完成。出现这一问题的原因是，当使用 RLDRAM II、RLDRAM III、QDR 或 QDR II 时，拟合器将来自不同接口的多个选通引脚或数据掩码 （DM） 引脚放置到同一个 x4 DQ/DQS 组中。

    解决方法

    要变通解决此问题，请手动将选通引脚和 DM 引脚放入不同的 x4 DQ/DQS 组中。

    该问题已在 Quartus® II 软件版本 13.0 中修复。

    相关产品

    本文适用于 18 产品

    Arria® II GX FPGA
    Arria® II GZ FPGA
    HardCopy™ IV GX ASIC 设备
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    HardCopy™ III ASIC 设备
    HardCopy™ IV E ASIC 设备
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。