文章 ID: 000084431 内容类型: 故障排除 上次审核日期: 2015 年 03 月 26 日

为什么Altera PHYLite 动态重新配置地址地图中的保留值在模拟过程中与用户指南中发布的值不同?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

引用《Altera PHYLite for Parallel Interfaces IP Core 用户指南》版本 2015.01.28 及更早版本,您可以看到表 11 中指出的Avalon地址 R/W[23:21] 的保留值:地址地图是 3'h2。但是,模拟结果表明 3'h4,与用户指南不匹配。问题在于用户指南中指出的错误值。

用户指南仿真

Avalon地址 [23:21] 3'h2(不正确) 3'h4(正确)

解决方法

用户指南中的Avalon地址 R/W [23:21] 将更新为 3\'h2 到 3\'h4,以了解 Address Map 表中的所有功能。

此问题计划在 Altera PHYLite for Parallel Interfaces IP Core 用户指南 的下一版本中修复。

表 11:地址映射

特性Avalon地址读/写

引脚输出相 {id[3:0],3\'h4,lane_addr[7:0],pin{4:0],8\'D0}

引脚 PVT 补偿输入延迟 {id[3:0],3\'h4,lane_addr[7:0],4\'hC,lgc_sel[1:0],pin_off[2:0],4\'h0}

Strobe PVT 补偿输入延迟 {id[3:0],3\'h4,lane_addr[7:0],4\'hC,lgc_sel[1:0],3\'h6,4\'h0}

Strobe 启用 phase {id[3:0],3\'h4,lane_addr[7:0],4\'hC,lgc_sel[1:0],3\'h7,4\'h0}

Strobe 启用延迟 {id[3:0],3\'h4,lane_addr[7:0],4\'hC,9\'h008}

读取有效延迟 {id[3:0],3\'h4,lane_addr[7:0],4\hC,9\'h00C}

内部 VREF 代码 {id[3:0],3\'h4,lane_addr[7:0],4\'hC,9\'h014}

{id[3:0],

3\h4,lane_

添加器[7:0],pin{4

:0]、8\'D0}

相关产品

本文适用于 3 产品

英特尔® Arria® 10 GX FPGA
英特尔® Arria® 10 GT FPGA
英特尔® Arria® 10 SX SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。