文章 ID: 000084375 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我看到 RTL 和门级模拟之间的一个时钟周期延迟差异?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 由于 V 系列设备的 Quartus® Prime 软件 DSP 寄存器封装出现问题,与 RTL 功能模拟相比,在寄存器上可能会看到时钟周期延迟差异。
    解决方法

    要解决此问题,可以将 fitter 选项"自动打包寄存器"从"自动"(默认设置)更改为"关闭",或下载 Quartus® II 软件 15.0.2 版的补丁

     

    这个问题从 Quartus Prime 软件的版本 15.1 Update 1 开始得到了修复。

     

    相关产品

    本文适用于 15 产品

    Cyclone® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。