不可以。Stratix® III 和 Stratix IV 设备中,半速率再同步时钟由一个 DQ 组串联到 IOE 中的下一个直接水平。因此,使用 Altera Altmemphy 的半速率数据路径就不能相互交织。
此要求不生效全速率 Altmemphy 数据路径。更多信息请参阅AN 435: 在 Stratix III 和 Stratix IV 设备中使用 DDR 和 DDR2 SDRAM以了解更多信息。
不可以。Stratix® III 和 Stratix IV 设备中,半速率再同步时钟由一个 DQ 组串联到 IOE 中的下一个直接水平。因此,使用 Altera Altmemphy 的半速率数据路径就不能相互交织。
此要求不生效全速率 Altmemphy 数据路径。更多信息请参阅AN 435: 在 Stratix III 和 Stratix IV 设备中使用 DDR 和 DDR2 SDRAM以了解更多信息。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。