文章 ID: 000084312 内容类型: 故障排除 上次审核日期: 2013 年 03 月 26 日

为什么没有发生 DSP 模块合并?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

使用 Cyclone® V、Arria® V 和 Stratix® V 设备系列时,Quartus® II 软件可能不会将独立乘法器合并到一个或两个 DSP 模块中。

例如:

三个 9x9 独立乘法器可以合并到三个 DSP 模块中,而不是合并到一个 DSP 模块中。

两个 16x16 独立乘法器适合放入两个 DSP 模块中,而不是合并到一个 DSP 模块中。

三个 18x18 独立乘法器可以合并到三个 DSP 模块中,而不是合并到两个 DSP 模块中。

解决方法

当 Quartus® II 软件确定设备上或 LogicLock 区域内的 DSP 模块不足时,独立乘法器的合并将自动生效。

相关产品

本文适用于 15 产品

Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。