文章 ID: 000084275 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的设计不适用于使用重新配置功能的级联 PLL?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Quartus® II 软件版本 8.1 及更早版本与在 Stratix® III、Cyclone® III 和 Stratix IV 设备中使用重新配置功能的级联 PLL 相关的问题。

重新映射 PLL 时钟输出以匹配 PLL 硬件中合适的计数器输出的软件算法可能会在可重新配置的上游 PLL 级联到下游 PLL 时使用不正确的重新映射信息。 当软件执行不正确的 PLL 时钟输出重新映射时,设计不按预期进行,编译过程可能会导致各种症状,包括不适用错误或软件内部错误。

Quartus® II 软件版本 8.1 中有一个可以修复此问题的补丁。使用 mySupport 请求针对 Windows 或 Linux 的 Quartus II 8.1 补丁 0.28,并将设计与安装的补丁重新编译。

此问题计划在 Quartus II 软件的未来版本中解决。

相关产品

本文适用于 3 产品

Stratix® III FPGA
Cyclone® III FPGA
Stratix® IV E FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。