文章 ID: 000084245 内容类型: 故障排除 上次审核日期: 2014 年 02 月 19 日

为什么我的 HPS DDR3 控制器校准失败?

环境

  • 英特尔® Quartus® II 订阅版
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 Quartus® II 软件版本 13.0 或 13.0sp1 生成的 HPS DDR3 控制器可能会遇到校准失败,并在调试输出文本文件中生成以下调试消息:

    test_load_patterns(0,全部) => (85 == 255) => 0

    保证读测试失败

    序。C:校准失败

    序。C:错误阶段:1

    序。C:错误子级:1

    序。C:错误组:0

    存在一个已知问题,即 HPS Vref 引脚消耗高电流,导致 Vref 电压下降和 DDR3 校准失败。

    解决方法

    安装 Quartus® II 13.0SP1 发行版 DP5 补丁。请参阅下面 相关解决方案 中的链接。

    相同的修复程序也可作为 Quartus® II 13.0SP1 版本的单独补丁 (1.34) 提供。建议用户安装 DP5 补丁,但是如果需要仅为 HPS Vref 问题提供单独的补丁,请联系Altera。

    Quartus® II 软件 13.1 版中已修复该问题。

    相关产品

    本文适用于 19 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。