文章 ID: 000084233 内容类型: 故障排除 上次审核日期: 2016 年 01 月 26 日

使用抽象 PHY 时,为什么外部内存接口英特尔® Arria® 10 FPGA IP 在第二次 RTL 模拟运行期间仍保持在重置状态?

环境

  • 英特尔® Quartus® II 订阅版
  • 重置
  • 模拟
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在外部内存接口英特尔® Arria® 10 FPGA IP 参数编辑器诊断 选项卡中,可以选择抽象 PHY 选项来加速外部内存接口英特尔® Arria® 10 FPGA IP 的 RTL 模拟。

    在第一次模拟运行期间, altera_emif_nios_force_abphy.sv 文件会随信号的力量进行更新,以实施 PHY 校准。

    解决方法

    第一次模拟运行完成后,您必须重新编译仿真文件集,然后才能重新运行仿真。

    如果您在运行模拟之前没有重新编译文件集,即使输入 global_reset_n信号 已取消维护,PHY 也显示为保持重置状态。

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。