说明
Cyclone® V SX 设备的 HLGPI[13：0] 输入式引脚与 HPS DDR 控制器共享引脚。要确定这些 GPI 引脚的引脚位置，请参阅相关的解决方案。
实际上， HLGPI[13：0] 信号连接到 HPS 中的 GPIO2_porta_input[13：26] 。您可以配置 HLGPI 以生成中断，就像 GPIO2 组件中的其他 GPIO 一样。
要配置 GPIO 中断，配置以下寄存器 - gpio_inten、gpio_intmask、 gpio_inttype_level 和 gpio_int_polarity 寄存器。这些寄存器可在 Cyclone V HPS 寄存器地址映射和定义 网页上找到Cyclone V HPS 设备的地址图 。
解决方法
.