由于 Quartus® II 软件 14.0 和更早版本存在一个问题,您可能会发现对 D3 延迟链 1 的 ECO 更改未正确实施。更改不会生效,并且时序网表或硬件中未发现任何差异。
此问题会影响Arria® V 和 Cyclone® V 设备。
要变通解决此问题,请不要使用 ECO 流来修改 D3 延迟链 1 设置。
您可以使用D3_DELAY赋值并重新编译设计来设置 D3 延迟链 1 值。
该问题计划在 Quartus® II 软件的未来版本中修复。
由于 Quartus® II 软件 14.0 和更早版本存在一个问题,您可能会发现对 D3 延迟链 1 的 ECO 更改未正确实施。更改不会生效,并且时序网表或硬件中未发现任何差异。
此问题会影响Arria® V 和 Cyclone® V 设备。
要变通解决此问题,请不要使用 ECO 流来修改 D3 延迟链 1 设置。
您可以使用D3_DELAY赋值并重新编译设计来设置 D3 延迟链 1 值。
该问题计划在 Quartus® II 软件的未来版本中修复。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。