说明
问题137246： 版本 1.8
如果未使用 JTAG 连接，则需要通过 1 k. 电阻器将 TDI 引脚连接到逻辑高，通过 1 k 电阻将 TMS 连接到高逻辑。电阻器将 TRST 引脚绑定到 GND，然后将 TDO 不连接。
问题 48993：版本 1.6
VCCCB、VCCA_PLL、VCCA 和 VCCH_GXB 的连接指南都应指定最大的纹波容差应为 /-5%，而不是 /-5mV。
解决方法
已解决的问题：
问题 48993：版本 1.5
注 14 在版本 1.6 中进行了校正，指定了 /-5% 容差，而不是以前对电源波纹不正确的 /-5mV 容差。
问题10005634， 版本 1.2
注 12 不提供了解为Arria® II GX 设备使用 SSTL 和 HSTL I/O 标准时 I/O 模块限制的所有详细信息。
对超过 1.2 的版本中的说明 12 进行了更新。