错误：add_fileset_file：在执行"add_fileset_file cadence/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH"cadence/altera_irq_clock_cros时，没有此类文件 15.0/ip/altera/merlin/altera_irq_clock_crosser/cadence/altera_irq_clock_crosser.sv

由于 Quartus® II 软件版本 15.0 出现问题，altera_irq_clock_crosser无法生成 VHDL 仿真模型和测试台。您可能会看到以下错误：

错误：add_fileset_file：在执行"add_fileset_file cadence/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH"cadence/altera_irq_clock_crosser.sv"（sim_vhdl 程序"sim_vhdl altera_irq_clock_crosser"时，没有此类文件 15.0/ip/altera/merlin/CADENCE_SPECIFIC altera_irq_clock_crosser/cadence/altera_irq_clock_crosser.sv）

要解决此问题，请手动更新以下文件altera_irq_clock_crosser_hw.tcl，如下所示：

1. 文本编辑器中打开< install_path>\ip\altera\merlin\altera_irq_clock_crosser\altera_irq_clock_crosser_hw.tcl
2. 浏览至 proc sim_vhdl（15.0b129 第 56 行）
3. 移除以下两行：
1. add_fileset_file cadence/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH"cadence/altera_irq_clock_crosser.sv"{CADENCE_SPECIFIC}
2. add_fileset_file synopsys/altera_irq_clock_crosser.sv SYSTEM_VERILOG_ENCRYPT PATH"synopsys/altera_irq_clock_crosser.sv"{SYNOPSYS_SPECIFIC}
4. 将 altera_irq_clock_crosser_hw.tcl 保存在 Qsys 中并重新打开或刷新 （F5）

此问题将在 Quartus II 软件的未来版本中解决。