警告 （10240）：Verilog HDL Always Construct（altpciexpav_stif_txresp_cntrl.v）警告

由于 PCI Express* 英特尔® Arria® 10 硬核 IP 出现问题，您在使用 英特尔® Quartus® II 或英特尔® Quartus® Prime 标准软件时，在分析和细化过程中会看到以下警告。

警告 （10240）：Verilog HDL Always 在 altpciexpav128_txresp_cntrl.v （344） 下始终构建警告：推断可变"payload_limit_cntr"的闩闩，在始终构建的一个或多个路径中保留其以前的值
信息 （10041）：在 altpciexpav128_txresp_cntrl.v （344） 推断为"payload_limit_cntr[0]"的闯锁
信息 （10041）：在 altpciexpav128_txresp_cntrl.v （344） 上推断为"payload_limit_cntr[1]"闩锁
信息 （10041）：在 altpciexpav128_txresp_cntrl.v （344） 上推断为"payload_limit_cntr[2]"闩锁
信息 （10041）：在 altpciexpav128_txresp_cntrl.v （344） 上推断为"payload_limit_cntr[3]"闩锁

这些警告可以安全忽略，并已英特尔® Quartus® 16.1 版开始的 Prime Pro 软件中修复。