文章 ID: 000083566 内容类型: 产品信息和文件上次审核日期: 2021 年 08 月 28 日

使用原始二进制文件（.rbf）时，如何使用快速被动并行（FPP） x8、x16 或 x32 配置模式传输配置数据？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

原始二进制编程文件中的配置数据小是 endian。

如果 .rbf 包含字节序列 02 1B EE 01（作为 exa）mple）然后请参阅以下信息，了解如何分别在 FPP x8、x16 或 x32 模式中传输这些数据：

a）在 FPPx8 模式下，字节的 LSb（最少显著位）是 BIT0，MSb（最显著的位）是 BIT7。

BYTE0 = 02	BYTE1 = 1B	BYTE2 = EE	BYTE3 = 01
D[7.0]	D[7.0]	D[7.0]	D[7.0]
0000 0010	0001 1011	1110 1110	0000 0001

b）在 FPPx16 模式下，文件中的第一个字节是配置字节的 LSB（最少重要的字节），第二个字节是 MSB（最重要的字节）。

WORD0 = 1B02		WORD1 = 01EE
LSB：BYTE0 = 02	MSB：BYTE1 = 1B	LSB：BYTE2 = EE	MSB：BYTE3 = 01
D[7.0]	D[15.8]	D[7.0]	D[15.8]
0000 0010	0001 1011	1110 1110	0000 0001

c）在 FPPx32 模式下，文件中的第一个字节是配置双字节的 LSB（最少重要的字节），第四个字节是 MSB（最重要的字节）。

双字 = 01EE1B02
LSB：BYTE0 = 02	BYTE1 = 1B	BYTE2 = EE	MSB：BYTE3 = 01
D[7.0]	D[15.8]	D[23.16]	D[31.24]
0000 0010	0001 1011	1110 1110	0000 0001

解决方法

确保在执行 FPP 配置时，不要交换上层或字节以及较低的比特或字节。在配置过程中不正确发送配置数据可能会导致CONF_DONE信号出现意外行为。

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

说明
解决方法

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。