文章 ID: 000083559 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Cyclone和Cyclone II 设备手册中是否存在有关 Cyclone 和 Cyclone II 设备 PLL 的已知问题?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 Cyclone和Cyclone次需要每次使用复位引脚重置 II PLL PLL 丢失锁。这可确保保持适当的相位关系 PLL 输出之间。Stratix手册中的以下文字将 此外,每个Cyclone和Cyclone II 手册都可添加。

复位信号是每个 PLL 的重置/再同步输入。每当 PLL 失去锁时应表明 areset 信号 确保 PLL 输出时钟之间的正确相位关系。 如果包含以下任一,用户应将重置信号包含在设计中 条件真实:

  • 设计中的 PLL 重新配置或时钟交换机支持
  • 损耗后需要保持输出时钟之间的相位关系 锁状态

相关产品

本文适用于 1 产品

Cyclone® FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。