文章 ID: 000083465 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

使用主动并行 （AP） 配置模式时，DCLK 频率可以设置为固定频率，还是可以使用外部时钟？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不，AP 配置模式将 40MHz 内部振荡器用于配置，这不能更改，也不能使用外部时钟。

使用 AP 配置模式时，DCLK 最大频率为 40MHz。典型的 DCLK 频率为 33MHz，最低 20MHz。

相关产品

本文适用于 2 产品

Cyclone® IV E FPGA
Cyclone® III FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。