文章 ID: 000083440 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么收发器在英特尔® Stratix® 10 FPGA 上使用 Interlaken(第二代)英特尔® FPGA IP时无法正确重置?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Interlaken(第二代)英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 软件版本 18.0 及更早出现问题,如果声称 Interlaken(第二代 )英特尔 FPGA IP 上出现reset_n信号,将不会重置内核中包含的收发器。

    解决方法

    要解决此问题,在 IP 核中包含的 cleartext 包装器ilk_uflex_ext模块中手动连接reset_n信号,如下所示:

    原始代码:

    uflex_ilk_hard_pcs_xcvr #(

    .NUM_LANES (NUM_LANES),

    ...

    )C2_XCVR(

    重置控制器

    .mm_clk (mm_clk),//75-125 MHz

        .reset_n,

    ...

    变通方法代码:

    ...

    ) C2_xcvr (

    重置控制器

    .mm_clk(mm_clk),//75-125 MHz

        .reset_n (reset_n),

    ...

    此问题计划在 英特尔® Quartus® Prime 软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。