文章 ID: 000083199 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

当帧长度大于或等于0x10000时，英特尔® Stratix® 10 低延迟 40 Gbps 以太网 IP 内核为何无法检测并标记超大数据包？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 Arria® 10 和 Stratix® V 的低延迟 40G 以太网英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于代码限制，英特尔® Stratix® 10 低延迟 40 Gbps 以太网 IP 内核中的帧长度计数器将在帧长度大于或等于 0x10000h 字节时溢出。英特尔® Stratix® 的 10 低延迟 40-Gbps 以太网 IP 将无法检测到数据包长度大于 MAX_TX_SIZE_CONFIG/MAX_RX_SIZE_CONFIG 寄存器中定义的长度，因此不会增量过大帧计数器，从而表示超大帧的接收。

    解决方法

    要解决此问题，使用帧长度小于 0x10000h 字节。

    此问题从 英特尔® Quartus® Prime 软件版本 18.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。