文章 ID: 000083198 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么 Ax、Ay、Az 和 Chainin 端口缺少 英特尔® Stratix® 10 原生浮点 DSP IP 的块符号和 HDL 实例化模板？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 原生浮点 DSP 英特尔® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro 软件版本 17.1 中英特尔® Stratix®的 10 原生浮点 DSP IP 出现问题，可观察 IP 配置为矢量模式 2 时，Ax、Ay、Az 和 Chainin 端口缺少模块符号和 HDL 实例化模板。

    解决方法

    从 英特尔 Quartus Prime Pro 软件的 v18.0 开始修复此问题。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。