文章 ID: 000083184 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

采用 GXB 收发器和收发器重新配置控制器的兆功能Stratix V 设计中未实现的时钟

环境

  • 英特尔® Quartus® II 订阅版
  • 以太网
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在 Stratix V 设计上运行完整时序分析时 包含一个 GXB 收发器模块和一个收发器重新配置 Controller megafunction,TimeQuest 时序分析器报告一个 无误时钟。时序报告显示以下内容:

    alt_xcvr_arbiter:pif[0].pif_arb|grant[0] was determined to be a clk but was found wt/o an associated clock assignment

    此问题影响包含 GXB 收发器的 Stratix V 设计 块和收发器重新配置控制器超级功能。

    解决方法

    无解决方法。此问题将在将来的版本中修复 三速以太网 MegaCore 功能之一。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。