文章 ID: 000083172 内容类型: 故障排除 上次审核日期: 2013 年 10 月 22 日

当读取数据未损坏时，CSR 寄存器为何会报告 ECC 数据错误？

环境

    带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

配置和状态寄存器 （CSR） 可能报告位错误，即使流量生成器监视器在 DDR3 硬核内存控制器 （HMC） MegaWianced™ GUI 设置中启用了纠错码 （ECC） 和 CSR，却无法检测数据损坏。之所以出现这种差异，是因为内存控制器从单一位置读取数据。

解决方法

此问题的变通办法是在启用 ECC 功能时，为包含已知内容的内存加载。

 

 

相关产品

本文适用于 14 产品

Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA 和 SoC FPGA
Arria® V GT FPGA
Arria® II GZ FPGA
Cyclone® V FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。