文章 ID: 000083130 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么 PCI Express 链路训练间歇性失败?

环境

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于错误,您可能会看到由于传输损坏的 TS1s 而面向 PCI Express® IP 内核的硬核 IP 会出现链接训练故障。

    Hard IP 内核 LTSSM 状态周期在 Detect 和 Disk.Config 状态之间进行。由于 TS1 已损坏,链接伙伴只能进入 The Cyclone.Active 状态,导致链接培训失败。

    解决方法

    修改 IP 以使用软重置控制器,请参阅下面的相关解决方案:

    Quartus® II 软件的 v13.1.2 及更高版本解决了此问题。

    相关产品

    本文适用于 8 产品

    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。