文章 ID: 000083116 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

Altera FPGA设备中的 PLL 是否具有频率变化的规范？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

不能，Altera® FPGA设备中的 PLL 不具备频率变化规范。

频率变化（换句话说，时钟准确性）是一种时钟源与Altera PLL 的规范。此规范通常以 ppm 为指定。

时钟源的频率变化必须根据您的应用程序选择。

说明

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。