文章 ID: 000083092 内容类型: 故障排除 上次审核日期: 2018 年 02 月 21 日

低延迟以太网 10G MAC 的动态生成的设计示例为何具有不正确的 1588 延迟图准确性?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 低延迟以太网 10G MAC 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 软件版本 16.0 及更高版本出现了问题,英特尔® Arria® 10 FPGA 的低延迟以太网 10G MAC 动态生成的多速率设计示例在 1588 的准确性中增加了 /-3.2 ns 的错误。因此,总错误可能大于用户指南的这一声明(即 /-3 ns)。

    以下列出了受影响的多速率设计示例变体:

    • 1G/10G 以太网及 1588 设计示例(英特尔 Arria 10 FPGA)
    • 10M/100M/1G/10G 以太网,带 1588 设计示例(英特尔 Arria 10 FPGA)
    解决方法

    要解决此问题,请按照以下步骤操作:

    1. 对于英特尔® Quartus® Prime 软件 v16.0,在生成受影响的设计示例后,从此目录打开 altera_eth_multi_channel_1588.sv 文件“\rtl”,并修改以下行:
      localparam DEFAULT_NSEC_PERIOD_10G = 4'h3;
      localparam DEFAULT_FNSEC_PERIOD_10G = 16'h3333;
       
    2. 对于英特尔 Quartus Prime 软件 v16.1 及更高版本,在生成受影响的设计示例后,从 英特尔 Quartus Prime Software 菜单, 单击 打开 导航 \rtl\altera_eth_1588_tod选择 altera_eth_1588_tod_10g.ip 启动英特尔 10G 1588 当日模块的 IP 参数编辑器,然后 更新 以下参数:

    DEFAULT_NSEC_PERIOD至 3

    DEFAULT_FNSEC_PERIOD 0x00003333

    DEFAULT_NSEC_ADJPERIOD至 3

    DEFAULT_FNSEC_ADJPERIOD到 0x00003333

    此问题从英特尔® Quartus® Prime 专业版/标准版软件版本 18.0 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。