说明
您可能会在 I/O 路径上设置时间违规，该路径在 Quartus® II 软件版本 13.0 SP1 中Cyclone® V 设备上的 I/O 引脚时使用硬核内存控制器 （HMC） 引脚。使用 HMC 引脚的 I/O 信号使用HMCPHY_RE路由元件路由，与其他引脚相比，布线延迟显著提高。
这些路由延迟是 Quartus® II 软件版本 13.0 SP1 中Cyclone® V 计时模型的一部分，不包含在早期时序模型中。
解决方法
避免将 HMC DQ 引脚用作高速信号的输入引脚。
避免将 HMC DQ 和命令引脚用作高速信号的输出引脚。
您可以参阅 Cyclone V 设备引脚输出文件的 HMC Pin 列来识别目标设备的 HMC 引脚。