文章 ID: 000082611 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

Stratix IV GX/T 和 Arria II GX/Z 设备的片上收发器终端校准过程需要多长时间？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

从Stratix® IV GX/T 和 Arria® II GX/Z 设备上的cal_blk_powerdown信号去移，片上收发器终端校准过程需要 33，000 cal_blk_clk周期。

这一时间段适用于控制一个或多个收发器模块的校准模块。

相关产品

本文适用于 4 产品

Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。