文章 ID: 000082371 内容类型: 故障排除 上次审核日期: 2018 年 06 月 22 日

为什么英特尔® Arria® 10 fPLL IP 生成错误的相移?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • fPLL 英特尔® Arria® 10 Cyclone® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Edition 软件版本 17.1 出现问题,您可能会看到适用于 英特尔® Arria® 10 的 fPLL IP 设置不正确的相位移。它可以产生两倍于所需相移的功能。

     

     

    解决方法

    要解决此问题,请将相位转换设置为您所需的一半。

    要检查相移设置,使用 TimeQuest 时序分析器命令“derive_pll_clocks”。它可以报告实际的硬件配置。

     

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。