文章 ID: 000082358 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

《Cyclone II 设备手册》的 PLL 章节中是否存在已知问题的全局时钟网络连接表?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

《Cyclone II 设备手册》的 PLL 章节中,有不正确的 LVDSCLK 编号。

CLK(x) 和 LVDSCLK(x)p/n 引脚之间的正确映射如下所示:


CLK0、LVDSCLK0p
CLK1,LVDSCLK0n
CLK2,LVDSCLK1p
CLK3、LVDSCLK1n
CLK4、LVDSCLK2p
CLK5、LVDSCLK2n
CLK6、LVDSCLK3p
CLK7、LVDSCLK3n
CLK8、LVDSCLK4n
CLK9、LVDSCLK4p
CLK10、LVDSCLK5n
CLK11,LVDSCLK5p
CLK12,LVDSCLK6n
CLK13、LVDSCLK6p
CLK14、LVDSCLK7n
CLK15、LVDSCLK7p

这将修复Cyclone II 设备手册的未来版本。

相关产品

本文适用于 1 产品

Cyclone® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。