关键问题
说明
40GbE 和 100GbE MAC 和 PHY IP 内核包括 PHY IP 内核 由 MegaWi 插件管理器生成。当重新生成 PHY 时 IP 内核，以及更高版本的 Quartus® II 软件、Quartus Fitter 可能会生成有关 0 ppm 关系的关键警告 在各种 PMA 通道之间。
解决方法
这个问题在 Quartus 软件的 12.1 版本中得到解决 IP 核。
对于 IP 核的 12.0 版本，Quartus Fitter 检查 传输或接收的时钟之间所需的 0-ppm 变化 在不同的 PMA 通道上串行数据。该工具无法识别 PHY 通道上方放置的时钟架构;当不再有额外功能时 信息提供：以下 0 ppm 严重警告为 由 Fitter 在 Quartus® II 软件版本 12.0 中生产 Stratix IV 和 Stratix V 设备：
Critical Warning (178012): Coreclk source from 10G RX
PCS atom alt_e100_pma:pma|alt_e100_e10x10:gx|.....si_10g_rx_pcs|wys
do not have same 0ppm source with respected to PCS internal clock
because rx_pld_clk source of 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:....�
为了解决此问题，顶层的 .qsf 文件 设计必须包含特定的限制。
基于 Stratix IV 设备的设计必须包含以下内容 约束：
set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *
基于 Stratix V 设备的设计必须包含以下内容 约束：
set_instance_assignment -name GXB_0PPM_CORECLK ON -to *set_instance_assignment -name GXB_0PPM_CORECLK ON -to *
这些设置的示例可在 .qsf 文件中找到 适用于 alt_eth_40g/quartus_synth/包装器/ 和 alt_eth_100g/quartus_synth/包装器/ 目录下的各种包装器。 例如， alt_eth_100g/quartus_synth/ 包装器/目录中的 alt_100g_phy 包装器 包含 alt_e100_phy_siv.qsf 和 alt_e100_phy_siv.qsf 文件 带有上述适当的限制。