文章 ID: 000082322 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

在使用 LE 作为具有 DCFIFO IP 核的存储时忽略 SDC 系列

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    当您使用 DCFIFO IP 内核并选择 LE 作为存储实施时, 自动生成的 Synopsys 设计限制 (SDC) 模板无效。SDC 将忽略限制,并且设计未正确受限。

    当您选择 LE 作为存储时,这将影响 DCFIFO IP 内核 实现。

    解决方法

    与相应的灰色计数器修改生成的 SDC 模板和 同步器命名。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。