文章 ID: 000082089 内容类型: 故障排除 上次审核日期: 2018 年 10 月 30 日

为什么在编译适用于 PCI Express* IP Core 18.1 的英特尔® Stratix® 10 硬 IP 时报告的最低脉冲宽度时序违规信息消息?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于 PCI Express* IP 内核 18.1 版的英特尔® Stratix® 10 硬 IP 出现问题,可以在编译过程中观察最小脉冲宽度时序违规信息消息。

     

     

    解决方法

    可以安全地忽略此消息。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 19.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。