文章 ID: 000082008 内容类型: 故障排除 上次审核日期: 2014 年 11 月 17 日

使用 Stratix® V 设备的直接写入方法实施 Rx CDR PLL 动态重配置时,RTL 仿真和硬件之间的行为是否存在差异?

环境

  • 英特尔® Quartus® II 订阅版
  • PLL 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    是的,在 Stratix® V 设备中使用直接写入方法实施 Rx CDR PLL 动态重配置时,您可能会发现 RTL 仿真与硬件之间的行为差异。

    解决方法

    对于 RTL 仿真,您可以使用直接写入方法在 MIF 文件中写入差值。对于硬件,必须写入整个 Rx CDR PLL MIF 文件。

    相关产品

    本文适用于 4 产品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V FPGA
    Stratix® V GS FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。