使用"保留"属性保留常量线,如以下代码所示:
For VHDL:
信号const_zero_sig:std_logic;
属性保留:程序收集;
属性保留const_zero_sig:信号是真实的;
开始
const_zero_sig
TRI_PIN
对于 Verilog:
wire const_zero_sig /* 合成保留 */;
分配const_zero_sig = 1\'b0;
分配TRI_PIN = 启用?const_zero_sig:1\'bz;
此问题计划在 Quartus II 软件的未来版本中得到解决。