文章 ID: 000081957 内容类型: 故障排除 上次审核日期: 2019 年 03 月 15 日

为什么 rx_digitalreset 和tx_digitalreset信号的 1G/2.5G/5G/10G 多速率以太网 PHY 英特尔® FPGA IP内核无法连接到 Platform Designer 中的收发器 PHY 重置控制器英特尔® FPGA IP？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 1G 2.5G 5G 10G 多速率以太网 PHY 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 软件出现问题，1G/2.5G/5G/10G 多速率以太网 PHY 英特尔® FPGA IP具有错误的rx_digitalreset 接口类型和 tx_digitalreset 信号，因此您无法将这两个信号连接到 Platform Designer 中的收发器 PHY 重置控制器英特尔 FPGA IP。rx_digitalreset 和 tx_digitalreset 信号的正确接口类型为不会重置的管道。

    解决方法

    从 Platfrom Designer 导出 rx_digitalreset 信号和 tx_digitalreset 信号，并在寄存器传输级 （RTL） 手动连接。此问题从英特尔® Quartus® Prime Pro Edition 软件版本 18.1 开始修复。

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    Arria® V FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。