文章 ID: 000081845 内容类型: 错误讯息 上次审核日期: 2013 年 12 月 11 日

错误 （11924）：银行具有冲突的 VCCIO 设置

环境

  • 英特尔® Quartus® Prime 设计软件
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 13.1 出现问题，在 VCCIO 小于 2.5V 的银行中分配差分输入或双向引脚时，您会看到此错误消息。

    完整错误消息的一个示例如下：


    错误 （11924）：Bank \'8D\' 具有冲突的 VCCIO 设置
    错误 （11928）：\'pin_name\' 采用 I/O 标准差分 1.5-V SSTL Class I，被限制在组中 \'8D\'
    信息 （11929）：\'1.5V\' 是一个有效的 VCCIO 值
    错误 （11928）：\'pin_name\' 采用 I/O 标准 LVDS，被限制在内存组 \'8D\'
    信息 （11929）：\'2.5V\' 是一个有效的 VCCIO 值
    错误 （11802）：设备设计无法

    解决方法

    我们提供一个补丁来修复 Quartus® II 软件版本 13.1 的此问题。从以下链接下载并安装补丁 0.07。

    下载适用于 Windows 的 Quartus® II 软件版本 13.1 Patch 0.07

    下载适用于 Linux 的 Quartus® II 软件版本 13.1 Patch 0.07

    Quartus® II 软件版本 13.1 Patch 0.07 的自述文件

    相关产品

    本文适用于 15 产品

    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。