说明
可以，您可以修改 Cyclone® 系列（Stratix®系列（从Stratix II 设备开始）和 Arria® GX 系列设备 BSDL 文件中 DCLK 的方向，以便在边界扫描时控制该方向。
DCLK 的方向取决于 FPGA 的配置模式。配置模式由 FPGA 的 MSEL 引脚定义，这些引脚在 nCONFIG 较高开机或重新配置期间进行采样。
在 PS/FPP 模式下，DCLK 是一种输入。在 AS 模式下，DCLK 是一种输出。默认情况下，在我们的 BSDL 文件中，DCLK 定义为输入。
如果在 AS 模式下运行， 您可以修改 BSDL 文件， 使 DCLK 是双向的， 以便可以在边界扫描期间受到控制 （ 如果需要 ） 。
要做到这一点， 将 DCLK 模式从比特更改为插电位 ：
DCLK：输入位;
然后编辑以下示例中显示的 DCLK 行（BSC 组和引脚编号将根据您使用的设备而有所不同）：
从
--针对家族特定输入引脚 H4 的 BSC group 177
"531（BC_4、DCLK、输入、X）"
"532（BC_4、*、内部、X）"
"533（BC_4、*、内部、X）"
自
-- BSC group 177，用于特定家族的irir pin H4
"531（BC_1、DCLK、输入、X）"
"532（BC_1，*，控制，1）"，
"533（BC_1，DCLK，output3，X，532，1，Z）"