说明
要在未锁定 PLL 时禁用 PLL 输出时钟驱动设计中的寄存器，将时钟控制 （ALTCLKCTRL） 块的输入连接到 PLL 时钟输出（如 图 1 所示）。然后应将 ALTCLKCTRL 模块的输出连接到您的寄存器。
使用来自 PLL 的锁定信号来启用 ALTCLKCTRL 模块的输出。然后，只有在锁定 PLL 时，才启用 ALTCLKCTRL 模块的输出时钟。
