文章 ID: 000081691 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

当我模拟Stratix II GX 设备中的动态通道重新配置时,为什么连接到重新配置控制器的所有收发器通道rx_freqlocked变低?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Stratix® II GX 模拟时,可考虑一个在单个动态重新配置控制器驱动的设计中使用多个收发器通道的案例。在第一次在收发器通道上执行通道重新配置时,连接到重新配置控制器的所有通道的rx_freqlocked和rx_clkout会进入零几个时钟周期。出现这种情况是因为在启用通道重新配置时,模拟模型中的接收 PLL 需要重新锁定。此问题仅在第一次启动通道重新配置时在模拟中发生。要解决此问题,当您声称有"gxb_powerdown"或"rx_analogreset"信号时,作为系统初始化的一部分,执行以下一次性写入序列。

以下写入序列中引用的信号与设计中ALT2GXB_RECONFIG实例的输入和输出端口相对应。

1. 将"reconfig_mode_sel"信号设置为"001"。为两个"reconfig_address_out"信号增量写入默认 .hex/.mif 文件内容。也就是说,根据"忙碌"和"reconfig_address_en"信号,为"reconfig_address_out"0 和 1 的"write_all"信号脉冲。

2. 选定用于写入的 .hex/.mif 文件应与 ALT2GXB Megawizhd® 插件管理器中的默认配置相对应。例如,如果您有两个与 GIGE 和 SONET OC48 协议相对应的 .hex/.mif 文件,并且如果您将 GIGE 设置为默认配置(协议设置在 ALT2GXB Megawistreamd 的"通用"屏幕上),则写入为 GIGE 协议生成的 .hex/.mif 文件的前两个词。

3. 完成前两个词的写入后,请等待"忙碌"信号低级,并表明其"reset_reconfig_address"信号,以便将"reconfig_address_out"初始化为零。

 

 

 

相关产品

本文适用于 1 产品

Stratix® II GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。