文章 ID: 000081628 内容类型: 故障排除 上次审核日期: 2014 年 12 月 17 日

使用 DDR3、DDR2 或 LPDDR2 UniPHY 硬核内存控制器时，为什么在 CvP 更新后外部内存接口校准会挂起？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件中存在一个问题，当使用包含 UniPHY 硬核内存控制器的设计通过协议配置 （CvP） 方法配置 SOF 文件时，您可能会发现 CvP 更新发生后校准失败。外部内存接口校准状态信号local_cal_fail，local_cal_success永远不会被置位。

    出现此问题的原因是用于校准过程的 M20K/M10K RAM 内存的内容在 CvP 更新后损坏。

    解决方法

    有关变通方法的详细信息，请联系英特尔®。

    相关产品

    本文适用于 11 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。