文章 ID: 000081487 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

DDR3 mem_reset_n信号是否由用户可访问寄存器控制？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 没有，没有用户访问的寄存器来控制mem_reset_n信号的状态。用户可以通过表明向控制器的global_reset_n或soft_reset_n输入来表明mem_reset_n。表明主动低mem_reset_n的时间由 DDR3 控制器控制。
解决方法

相关产品

本文适用于 20 产品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Arria® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。