文章 ID: 000081272 内容类型: 故障排除 上次审核日期: 2014 年 10 月 29 日

为什么CPL_ERR信号没有切换配置空间寄存器中的相应错误状态位？

环境

  • 英特尔® Quartus® II 订阅版
  • 适用于 PCI Express* 英特尔® FPGA IP 的 Avalon-MM Arria® V 硬核 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Arria® V 和 Cyclone® V 设备中面向 PCI Express® 的Altera®硬 IP 存在问题，切换 cpl_err 信号不会将错误记录到错误状态寄存器中。此问题会影响所有 cpl_err[*] 信号，但不影响 cpl_err_func 信号。

    解决方法

    应用层逻辑必须执行 LMI 写入到适当的错误寄存器，并创建适当的 TLP，以解决所述问题。请参阅 PCI Express Base 3.0 规范中的表 2-29 完成状态字段值。

    此问题计划不会在未来的 Quartus® II 软件版本中修复。

    相关产品

    本文适用于 7 产品

    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Cyclone® V SE SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。