文章 ID: 000081248 内容类型: 故障排除 上次审核日期: 2015 年 12 月 15 日

为什么Cyclone® V 和 Arria® V 硬核内存控制器的效率低于单端口设计的预期?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    多端口前端 (MPFE) 与用于 Arria® V 和 Cyclone® V 设备的硬内存控制器一起使用,它包含一个支持跨多个端口负载平衡的仲裁器。此外,MPFE 在完成端口服务后,将始终授予对其他端口的访问权限。

    这种行为意味着,如果 MPFE 只在一个端口上接收流量,要么因为没有其他端口进行待处理,或者由于生成了单个端口变体,控制器将实施 5 个时钟周期而不是 4 个时钟周期中的写入。读取不受影响。

    也可以在多端口 MPFE 配置中看到此行为。

     

     

     

     

    解决方法

    对此行为没有解决方法。

    相关产品

    本文适用于 11 产品

    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。