说明
如果已分配FPGA输入上的 DEV_CLRn 针（在 Quartus® II 软件中）生成设备范围的重置，则 JTAG UART 可能不稳定，而且在 JTAG UART 处于活动状态时，FPGA被重置。
要解决此问题，不要在采用 JTAG UART 的设计中使用 DEV_CLRn 功能。 在 Quartus II 软件中关闭 Enable 设备宽重置（DEV_CLRn） 设置。