对于Stratix®,Cyclone®和更早的家族而言,aclr 没有读取时钟 (rdclk) 敏感性。对于Stratix II、Cyclone II 及更新的设备产品家族,从 Quartus® II 软件版本 5.1 开始,删除 aclr 上的 rdclk 敏感性。 dcfifo 宏功能从版本 5.1 开始自动插入这些设备的内部 rdclk/ aclr 同步寄存器。
但是,此宏功能不会自动为 aclr 插入内部写入时钟 (wrclk) 同步寄存器,因为这样做可能会影响延迟,具体取决于 aclr 时序。 单时钟 FIFO 宏功能用户指南 (PDF)解释了如何在 aclr 和 wrclk 之间手动添加同步寄存器。