说明
是的，当您在一行 I/O 组的专用时钟输入上使用 LVPECL 时，Quartus® II 软件版本 7.2 SP3 和更早版本会错误地将 3.0V 和 3.3V I/O 标准分配到与 LVPECL 时钟输入位于同一组的输出引脚。
当您在位于Stratix® III 设备中的行条上的专用时钟输入引脚上使用 LVPECL 时，VCCPD 必须连接到 2.5V。当 VCCPD 连接到 2.5V 时，I/O 组只能支持电压小于或等于 2.5V 的输出操作。
此问题计划在 Quartus II 软件的未来版本中解决。