说明
由于 Quartus® II 软件版本 13.0 中存在问题，使用 Arria® V 设备 10GBaseR PHY 时，您可能会在软 PCS 逻辑中看到设置或保留时序违规。这是由于 PMA 时钟推广到全局时钟网络，引入了时钟偏斜。
解决方法
要修复时序违规，您可以在设计中添加以下 QSF 分配。
- set_instance_assignment - name GLOBAL_SIGNAL"PERIPHERY CLOCK"-to *altera_xcvr_10gbaser*av_rx_pma|clkdivrx
- set_instance_assignment - name GLOBAL_SIGNAL"PERIPHERY CLOCK"-to *altera_xcvr_10gbaser*av_tx_pma|clkdivtx
此问题将在 Quartus II 软件的未来版本中解决。