文章 ID: 000081106 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

由于解决方案rd01212009_111报告的 OCT 时序问题,如果 DQS 边缘缺失,是否会local_rdata_valid明示?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的,local_rdata_valid信号将被表明,因为这是由控制器根据读写延迟和控制器延迟而控制和计算的。

相关产品

本文适用于 1 产品

Stratix® II GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。