用于 PCI Express 仿真的 Cyclone® V 硬核 IP 会卡在 L0 状态，因为加密的模拟模型正在尝试使用不包括在 riviera_pro.tcl 仿真脚本中的 Quartus® II 软件定义声明。
进入 riviera_pro.tcl 并更新以下行：
从：
vlog “/eda/sim_lib/aldec/cyclonev_atoms_ncrypt.v”-work cyclonev_ver
vlog “/eda/sim_lib/aldec/cyclonev_hmi_atoms_ncrypt.v”-work cyclonev_ver
vlog “/eda/sim_lib/aldec/cyclonev_hssi_atoms_ncrypt.v”-work cyclonev_hssi_ver
vlog “/eda/sim_lib/aldec/cyclonev_pcie_hip_atoms_ncrypt.v”-work cyclonev_pcie_hip_ver
自：
vlog 定义 QUARTUS“/eda/sim_lib/aldec/cyclonev_atoms_ncrypt.v”-work cyclonev_ver
vlog 定义 QUARTUS“/eda/sim_lib/aldec/cyclonev_hmi_atoms_ncrypt.v”-work cyclonev_ver
vlog 定义 QUARTUS“/eda/sim_lib/aldec/cyclonev_hssi_atoms_ncrypt.v”-work cyclonev_hssi_ver
vlog 定义 QUARTUS“/eda/sim_lib/aldec/cyclonev_pcie_hip_atoms_ncrypt.v”-work cyclonev_pcie_hip_ver
任何具有同步功能的生产线都需要添加到其定义的 QUARTUS。
在 Aldec 工具中运行以下命令以成功进行模拟：
来源 riviera_pro.tcl
ld_debug
运行