文章 ID: 000080977 内容类型: 错误讯息 上次审核日期: 2013 年 08 月 27 日

Error: Channel PLL 参数“output_clock_frequency”设置为“<channel pll="" output="" frequency=""> MHz”的非法值,而 PMA Direct 参数设置为“false”。</channel>

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您使用 Cyclone® V Custom PHY(收发器速度等级为 -6)和 Quartus II 软件版本 13.0 中的核心速度等级为 -7,则您可能会遇到上述® Quartus® II fitter 错误。这是因为错误映射收发器速度等级。

    解决方法

    要解决此问题,应升级到 Quartus® II 软件版本 13.0sp1。

    相关产品

    本文适用于 4 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。